設(shè)備DDR一致性測試價格多少

DDR 規(guī)范的 DC 和 AC 特性

對于任何一種接口規(guī)范的設(shè)計，首先要搞清楚系統(tǒng)中傳輸?shù)氖鞘裁礃拥男盘?，也就是?qū)動器能發(fā)出什么樣的信號，接收器能接受和判別什么樣的信號，用術(shù)語講，就是信號的DC和AC特性要求。

在DDR規(guī)范文件JEDEC79R的第51頁[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中對DDR的DC有明確要求:VCC=+2.5V+0.2V，Vref=+1.25V±0.05V，VTT=Vref±0.04V.

在我們的實際設(shè)計中，除了要精確設(shè)計供電電源模塊之外，還需要對整個電源系統(tǒng)進行PI仿真，而這是高速系統(tǒng)設(shè)計中另一個需要考慮的問題，在這里我們先不討論它，暫時認(rèn)為系統(tǒng)能夠提供穩(wěn)定的供電電源。

除DC特性外，我們還應(yīng)該注意規(guī)范中提到的AC特性，所謂AC特性，就是信號在高速利轉(zhuǎn)狀態(tài)下所表現(xiàn)出的動態(tài)變化特性。DDR規(guī)范中第60頁，對外于云態(tài)變化的地址信號、控制信號及數(shù)據(jù)信號分別給出了交流特性的要求。為方便讀者，現(xiàn)把規(guī)范中對干信號交流特性的要求復(fù)制到這里，作為高速系統(tǒng)設(shè)計的一部分，要確保在我們的系統(tǒng)中，所有處于高速工作狀態(tài)下的DDR信號要符合這個AC特性規(guī)范。 DDR、DDR2、DDR3 和 DDR4 設(shè)計與測試解決方案；設(shè)備DDR一致性測試價格多少

自動化一致性測試

因為DDR3總線測試信號多，測試參數(shù)多，測試工作量非常大，所以如果不使用自動化 的方案，則按Jedec規(guī)范完全測完要求的參數(shù)可能需要7?14天。提供了全自動的DDR測試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測試軟件的使用非常簡便，用戶只需要 按順序選擇好測試速率、測試項目并根據(jù)提示進行參數(shù)設(shè)置和連接，然后運行測試軟件即可。 DDR4測試軟件使用界面的例子。 設(shè)備DDR一致性測試價格多少DDR2 和 LPDDR2 電氣一致性測試應(yīng)用軟件。

為了進行更簡單的讀寫分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過區(qū)域（Zone）定義的方式把讀寫數(shù)據(jù)可靠分開。

根據(jù)讀寫數(shù)據(jù)的建立保持時間不同，Agilent獨有的InfiniiScan功能可以通過在屏幕上畫 出幾個信號必須通過的區(qū)域的方式方便地分離出讀、寫數(shù)據(jù)，并進一步進行眼圖的測試。

信號的眼圖。用同樣的方法可以把讀信號的眼圖分離出來。

除了形成眼圖外，我們還可以利用示波器的模板測量功能對眼圖進行定量分析，

用戶可以根據(jù)JEDEC的要求自行定義一個模板對讀、寫信號進行模板測試，如 果模板測試Fail,則還可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。

為了針對復(fù)雜信號進行更有效的讀/寫信號分離，現(xiàn)代的示波器還提供了很多高級的信號 分離功能，在DDR測試中常用的有圖形區(qū)域觸發(fā)的方法和基于建立/保持時間的觸發(fā)方法。

圖形區(qū)域觸發(fā)是指可以用屏幕上的特定區(qū)域(Zone)定義信號觸發(fā)條件。用 區(qū)域觸發(fā)功能對DDR的讀/寫信號分離的 一 個例子。用鎖存信號DQS信號觸發(fā)可以看到 兩種明顯不同的DQS波形， 一 種是讀時序的DQS波形，另 一 種是寫信號的DQS波形。打 開區(qū)域觸發(fā)功能后，通過在屏幕上的不同區(qū)域畫不同的方框，就可以把感興趣區(qū)域的DQS 波形保留下來，與之對應(yīng)的數(shù)據(jù)線DQ上的波形也就保留下來了。 DDR、DDR2、DDR3、DDR4 調(diào)試和驗證的總線解碼器。

相關(guān)器件的應(yīng)用手冊，ApplicationNote:在這個文檔中，廠家一般會提出一些設(shè)計建議，甚至參考設(shè)計，有時該文檔也會作為器件手冊的一部分出現(xiàn)在器件手冊文檔中。但是在資料的搜集和準(zhǔn)備中，要注意這些信息是否齊備。

參考設(shè)計，ReferenceDesiqn:對于比較復(fù)雜的器件，廠商一般會提供一些參考設(shè)計，以幫助使用者盡快實現(xiàn)解決方案。有些廠商甚至?xí)苯犹峁┰韴D，用戶可以根據(jù)自己的需求進行更改。

IBIS 文件:這個對高速設(shè)計而言是必需的，獲得的方法前面已經(jīng)講過。 DDR1 電氣一致性測試應(yīng)用軟件。HDMI測試DDR一致性測試產(chǎn)品介紹

DDR4 總線物理層仿真測試和協(xié)議層的測試方案；設(shè)備DDR一致性測試價格多少

制定DDR 內(nèi)存規(guī)范的標(biāo)準(zhǔn)化組織是JEDEC(Joint Electron Device Engineering  Council,)。按照J(rèn)EDEC組織的定義， DDR4 的比較高數(shù)據(jù)速率已經(jīng) 達到了3200MT/s以上，DDR5的比較高數(shù)據(jù)速率則達到了6400MT/s以上。在2016年之 前，LPDDR的速率發(fā)展一直比同一代的DDR要慢一點。但是從LPDDR4開始，由于高性 能移動終端的發(fā)展，LPDDR4的速率開始趕超DDR4。LPDDR5更是比DDR5搶先一步在 2019年完成標(biāo)準(zhǔn)制定，并于2020年在的移動終端上開始使用。DDR5的規(guī)范 (JESD79-5)于2020年發(fā)布，并在2021年開始配合Intel等公司的新一代服務(wù)器平臺走向商 用。圖5.2展示了DRAM技術(shù)速率的發(fā)展。設(shè)備DDR一致性測試價格多少