廣東數(shù)字信號(hào)測試眼圖測試

很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機(jī)就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時(shí)具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時(shí)序比較簡單，電路實(shí)現(xiàn)起來比較容易；但是缺點(diǎn)也是非常明顯的，比如并行總線的信號(hào)線數(shù)量非常多，會(huì)占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實(shí)現(xiàn)小型化，特別是如果要用電纜進(jìn)行遠(yuǎn)距離傳輸時(shí)，由于信號(hào)線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。 數(shù)字信號(hào)的預(yù)加重（Pre-emphasis）;廣東數(shù)字信號(hào)測試眼圖測試

由于真正的預(yù)加重電路在實(shí)現(xiàn)時(shí)需要有相應(yīng)的放大電路來增加跳變比特的幅度，電路  比較復(fù)雜而且增加系統(tǒng)功耗，所以在實(shí)際應(yīng)用時(shí)更多采用去加重的方式。去加重技術(shù)不是  增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預(yù)加重類似的信號(hào)波形。 圖 1.29是對(duì)一個(gè)10Gbps的信號(hào)進(jìn)行-3.5dB的去加重后對(duì)頻譜的影響。可以看到，去加  重主要是通過壓縮信號(hào)的直流和低頻分量(長0 或者長 1  的比特流),從而改善其在傳輸過  程中可 能造成的對(duì)短0或者短1 比特的影響。廣東數(shù)字信號(hào)測試眼圖測試傳統(tǒng)的數(shù)字信號(hào)帶寬計(jì)算；

克勞德高速數(shù)字信號(hào)測試實(shí)驗(yàn)室

  數(shù)字信號(hào)測試方法：

需要特別注意，當(dāng)數(shù)字信號(hào)的電壓介于判決閾值的上限和下限之間時(shí)，其邏輯狀態(tài)是不 確定的狀態(tài)。所謂的“不確定”是指如果數(shù)字信號(hào)的電壓介于判決閾值的上限和下限之間， 接收端的判決電路有可能把這個(gè)狀態(tài)判決為邏輯0,也有可能判決為邏輯1。這種不確定是  我們不期望的，因此很多數(shù)字電路會(huì)盡量避免用這種不確定狀態(tài)進(jìn)行信號(hào)傳輸，比如會(huì)用一  個(gè)同步時(shí)鐘只在信號(hào)電平穩(wěn)定以后再進(jìn)行采樣。

我們經(jīng)常使用到的總線根據(jù)數(shù)據(jù)傳輸方式的不同，可以分為并行總線和串行總線。

并行總線是數(shù)字電路中早也是普遍采用的總線結(jié)構(gòu)。在這種總線上，數(shù)據(jù)線、地址線、控制線等都是并行傳輸，比如要傳輸8位的數(shù)據(jù)寬度，就需要8根數(shù)據(jù)信號(hào)線同時(shí)傳輸；如果要傳輸32位的數(shù)據(jù)寬度，就需要32根數(shù)據(jù)信號(hào)線同時(shí)傳輸。除了數(shù)據(jù)線以外，如果要尋址比較大的地址空間，還需要很多根地址線的組合來不同的地址空間。圖1.7是一個(gè)典型的微處理器的并行總線的工作時(shí)序，其中包含了1根時(shí)鐘線、16根數(shù)據(jù)線、16根地址線以及一些讀寫控制信號(hào)。 什么是模擬信號(hào)和數(shù)字信號(hào)是什么。

采用這種時(shí)鐘恢復(fù)方式后，由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動(dòng)，所以數(shù)據(jù)傳輸 中增加的低頻抖動(dòng)對(duì)于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制，數(shù)據(jù)線上的高頻抖動(dòng)仍然會(huì)對(duì)接收端采樣產(chǎn)生比較大的影響。)

采用嵌入式時(shí)鐘的缺點(diǎn)在于電路的復(fù)雜度增加，而且由于數(shù)據(jù)編碼需要一些額外開銷，降低了總線效率。

隨著技術(shù)的發(fā)展，一些對(duì)總線效率要求更高的應(yīng)用中開始采用另一種時(shí)鐘分配方式，即前向時(shí)鐘(ForwardClocking)。前向時(shí)鐘的實(shí)現(xiàn)得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會(huì)增加抖動(dòng)。

一個(gè)前向時(shí)鐘的典型應(yīng)用，總線仍然有單獨(dú)的時(shí)鐘傳輸通路，而與傳統(tǒng)并行總線所不同的是接收端每條信號(hào)路徑上都有一個(gè)DLL電路。電路開始工作時(shí)可以有一個(gè)訓(xùn)練的過程，接收端的DLL在訓(xùn)練過程中可以根據(jù)每條鏈路的時(shí)延情況調(diào)整時(shí)延，從而保證每條數(shù)據(jù)線都有充足的建立/保持時(shí)間。 對(duì)于一個(gè)數(shù)字信號(hào)，要進(jìn)行可靠的0、1信號(hào)傳輸，就必須滿足一定的電平、幅度、時(shí)序等標(biāo)準(zhǔn)的要求。廣東數(shù)字信號(hào)測試眼圖測試

數(shù)字信號(hào)是一種信號(hào)與自變量和因變量的分散。變量通常用整數(shù)表示的，而因變量的數(shù)量有限的數(shù)字表示。廣東數(shù)字信號(hào)測試眼圖測試

對(duì)于典型的3.3V的低電壓TTL(LVTTL)信號(hào)來說，判決閾值的下限是0.8V,判決閾 值的上限是2.0V。正是由于判決閾值的存在，使得數(shù)字信號(hào)相對(duì)于模擬信號(hào)來說有更高的 可靠性和抗噪聲的能力。比如對(duì)于3.3V的LVTTL信號(hào)來說，當(dāng)信號(hào)輸出電壓為0V時(shí)， 只要噪聲或者干擾的幅度不超過0.8V,就不會(huì)把邏輯狀態(tài)由0誤判為1;同樣，當(dāng)信號(hào)輸出  電壓為3.3V時(shí)，只要噪聲或者干擾的幅度不會(huì)使信號(hào)電壓低于2.0V,就不會(huì)把邏輯狀態(tài)  由1誤判為0。

從上面的例子可以看到，數(shù)字信號(hào)抗噪聲和干擾的能力是比較強(qiáng)的。但也需要注意，這 個(gè)“強(qiáng)”是相對(duì)的，如果噪聲或干擾的影響使得信號(hào)的電壓超出了其正常邏輯的判決區(qū)間，數(shù)字信號(hào)也仍然有可能產(chǎn)生錯(cuò)誤的數(shù)據(jù)傳輸。在許多場合，我們對(duì)數(shù)字信號(hào)質(zhì)量進(jìn)行分析和 測試的基本目的就是要保證其信號(hào)電平在進(jìn)行采樣時(shí)滿足基本的邏輯判決條件。 廣東數(shù)字信號(hào)測試眼圖測試